UNIVERSIDAD DE SAN CARLOS DE GUATEMALA FACULTAD DE INGENIERIA ESCUELA DE CIENCIAS Y SISTEMAS ARQUITECTURA DE COMPUTADORAS 1

CODIGO: 778 CREDITOS: 5



ESCUELA:	Ciencias y Sistemas	AREA:	Ciencias De La Computación
PRE REQUISITO:	796, 964	POST REQUISITO:	281, 779, 970
CATEGORIA:	Obligatorio	SEMESTRE:	1er. 2015
CATEDRÁTICO (A):	Ing. Otto Rene Escobar Leiva	AUXILIAR:	David Alejandro Ochoa Reyes
EDIFICIO:	T-3	SECCIÓN:	В
SALON DEL CURSO:	122	SALON DEL LABORATORIO:	211 T-3
HORAS POR SEMANA DEL CURSO:	4	HORAS POR SEMANA DEL LABORATORIO:	2
DÍAS QUE SE IMPARTE EL CURSO:	Jueves y Sábados	DIAS QUE SE IMPARTE EL LABORATORIO:	Martes
HORARIO DEL CURSO:	17:20PM - 19:00PM. 09:10AM - 10:50AM.	HORARIO DEL LABORATORIO:	10:50am – 12:30pm

DESCRIPCIÓN DEL CURSO:

En el presente curso se estudiara la arquitectura de los microprocesadores de la línea tecnológica CISC, de la marca INTEL, y que forman el corazón de los computadores personales actuales, gracias al curso de Organización Computacional, el estudiante puede entender las características de índole técnico que conforman la base sobre la cual este tipo de procesador ha sido desarrollado.

El conocimiento de esta arquitectura, sin embargo, termina siendo el trampolín desde el cual el estudiante conoce, aprende y práctica el lenguaje ensamblador. Lenguaje que es de suma importancia cuando llegamos a comprender que es la base de los lenguajes estructurados y el único nexo de estos con el hardware y firmware del computador. Es también tarea del curso motivar al estudiante al aprendizaje del lenguaje ensamblador haciendo énfasis en la utilidad de este, instruyéndolo para comprender que este lenguaje es una herramienta eficaz en el acceso al conocimiento de la arquitectura de los procesadores arriba citados y el dominio del ensamblador, el estudiante es adiestrado en la arquitectura elemental de un computador comercial, ejemplo: DMA, Buses y su manejo, Interfaces básicas, Interrupciones y su manejo, todo en modo real. Finaliza el curso presentado al estudiante la forma de trabajo y administración de memoria en modo protegido así como los fundamentos de la arquitectura y trabajo de los procesadores RISC.

OBJETIVOS GENERALES:

- 1. Que el estudiante conozca la arquitectura básica de un computador personal, basado en procesador de la marca INTEL, línea CISC.
- 2. Que el estudiante conozca y consolide sus conocimientos acerca del lenguaje ensamblador, tomando como base el procesador 8086.
- 3. Que el estudiante adquiera conocimientos suficientes de procesadores de la línea CISC y RISC, comparando características para consolidar criterio.

OBJETIVOS ESPECÍFICOS:

- 1. Que el estudiante conozca la ingeniería volcada sobre la arquitectura de los microcomputadores INTEL y que ha sido la causa que les ha brindado tanto éxito.
- 2. Que el estudiante conozca los principales procedimientos de manejo y administración de buses, memoria, interrupciones, transmisores de datos, etc.
- 3. Que el estudiante conozca y domine el lenguaje ensamblador, de tal forma que apoyado con los puertos de salida aplique sus conocimientos a un proyecto final.

METODOLOGÍA:

Cuatro períodos de clases magistrales distribuidos en dos días a la semana, más una clase guiada de índole práctica una vez por semana con una duración de dos periodos. Tanto en la clase magistral como en la guiada de índole práctica, se verificarán las siguientes dinámicas. Trabajos de investigación recibidos y discutidos en clase. Ejercicios a desarrollar tanto individual como en grupo. Demostraciones tipo prácticas guiadas por el catedrático, sobre computadores de tipo industrial, o consolidaciones prácticas de conocimiento adquiridos para PC comerciales.

EVALUACIÓN DEL RENDIMIENTO ACADÉMICO:

Según el Reglamento General de Evaluación y Promoción del Estudiante de la Universidad de San Carlos de Guatemala, la zona tiene valor de 75 puntos, la nota mínima de promoción es de 61 puntos y la zona mínima para optar a examen final es de 36 puntos. Del 100% de la nota final, se distribuye en actividades de evaluación de la siguiente manera:

PONDERACIÓN:

(3) Exámenes parciales (12pts. c/u)	36%
Prácticas guiadas por el catedrático Tareas, Cortos e investigación Laboratorio Total de la zona	7% 2% 30% 75%
Evaluación final	25%
Nota de Promoción	100%

CONTENIDO DEL CURSO:

Unidad No. 1 Organizacón de CPUs CISC & RISC

1.1 El CPU Básico CISC Modelo Von Neumann

- 1.1.1 Estructura
- 1.1.2 Bloques funcionales
- 1.1.3 Tipos de buses
- 1.1.4 Ciclos de trabajo

1.2 EI CPU RISC, Modelo Harvard

- 1.2.1 El microcontrolador 16FXX
- 1.2.1.1 Estructura
- 1.2.1.2 Bloques funcionales

1.3 EI CPU Intel 286

- 1.3.1 Estructura interna
- 1.3.2 Colas de trabajo
- 1.3.3 Buses mejorados
- 1.3.4 Registros y uso de los mismos

1.4 Plataforma Arduino

- 1.4.1 Software de usuario asociado
- 1.4.2 Hardware de soporte asociado
- 1.4.3 Cuidados de manejo
- 1.4.3 Tipos de variables y etiquetas disponibles
- 1.4.3.1Ejercicios

1.5 Método de Administración de Memoria en Modelo Real

- 1.5.1 Segmentación
- 1.5.2 Registros de segmento y desplazamiento

Unidad No. 2 Software de Desarrollo Asociado a CPUs CISC & RISC

- 2.1 Modos de Direccionamiento en CPUs Intel
- 2.2 Comunicación entre Arduino y la PC 'serial'

2.3 Instrucciones de movimiento, aritméticas y lógicas en Intel

- 2.3.1 MOV
- 2.3.2 ADD
- 2.3.3 SUB
- 2.3.4 Ejercicios

2.4 Salidas y Entradas Digitales a Arduino

- 2.4.1 Pin Mode
- 2.4.2 Digital read
- 2.4.3 Digital write
- 2.4.5 Serial
- 2.4.6 If else
- 2.4.7 Ejercicios

2.5 Instrucciones de Salto

- 2.5.1 JMP
- 2.5.2 JFlag
- 2.5.3 Ejercicios

2.6 Salidas y Entradas Análogas a Arduino

- 2.6.1 Analog READ
- 2.6.2 PWM
- 2.6.3 For next
- 2.6.4 GOTO
- 2.6.5 Ejercicios

2.7 Instrucciones de Rotacion y Traslacion, saltos complejos en CPUs Intel

2.7.1 Shift

2.7.2 Rotate

2.7.3 Jabove

2.7.4 JBelow

2.7.5 Ejercicios

Unidad No. 3 Procesos de comunicación de CPUs CISC, RISC y Atencion a I/Os

- 3.1 Polling
- 3.2 Interrupciones
- 3.3 Transmision serie

BIBLIOGRAFÍA:

Los microprocesadores INTEL Arquitectura programación e interfaz de los procesadores 8086/8088, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro y Pentium II, Barry Brey. Editorial: Prentice Hall, Quinta Edición.