



Nombre del Curso: Arquitectura de Computadores y Ensambladores 1			
<b>Código:</b>	0778	<b>Créditos:</b>	5
<b>Escuela:</b>	CIENCIAS Y SISTEMAS	<b>Área a la que pertenece:</b>	Ciencias de la computación
<b>Pre requisito:</b>	0796 0964	<b>Post requisito:</b>	0281 0779 0970
<b>Categoría:</b>	Obligatorio	<b>Semestre:</b>	2do. Semestre 2023
<b>Docente:</b>	Ing. Otto Rene Escobar Leiva	<b>Auxiliar:</b>	Carlos Antonio Velasquez Castellanos
<b>Edificio:</b>	Meet	<b>Sección:</b>	B
<b>Salón del curso:</b>	Meet	<b>Salón de laboratorio:</b>	Meet
<b>Horas por semana del curso:</b>	4	<b>Horas por semana del laboratorio:</b>	2
<b>Días que se imparte el curso:</b>	Jueves - Sábado	<b>Días que se imparte el laboratorio</b>	Viernes
<b>Horario del curso:</b>	17:20 – 19:00 y 8:50 – 10:30	<b>Horario del laboratorio:</b>	15:40 – 17:20

### 1. Descripción del curso

En el presente curso estudiaremos la arquitectura de los microprocesadores de la línea tecnológica CISC, de la marca INTEL, y que forman el corazón de los computadores personales actuales, gracias al curso de Organización Computacional, el estudiante puede entender las características de índole técnico que conforman la base sobre la cual este tipo de procesador ha sido desarrollado. El conocimiento de esta arquitectura, sin embargo, termina siendo el trampolín desde el cual el estudiante conoce, aprende y práctica el lenguaje ensamblador. Lenguaje que es de suma importancia cuando llegamos a comprender que es la base de los lenguajes estructurados y el único nexo de estos con el hardware y firmware del computador. Es también tarea del curso motivar al estudiante al aprendizaje del lenguaje ensamblador haciendo énfasis en la utilidad de este, instruyendo para comprender que este lenguaje es una herramienta eficaz en el acceso al conocimiento de la arquitectura de los procesadores arriba citados y el dominio del ensamblador, el estudiante es adiestrado en la arquitectura elemental de un computador comercial, ejemplo: DMA, Buses y su manejo, Interfaces básicas, Interrupciones y su manejo, todo en modo real. Finaliza el curso presentado al estudiante la forma de trabajo y administración de memoria en modo protegido, así como los fundamentos de la arquitectura y trabajo de los procesadores RISC.

### 2. Objetivos

- Que el estudiante conozca la arquitectura básica de un computador personal, basado en procesador de la marca INTEL, línea CISC.
- Que el estudiante conozca y consolide sus conocimientos acerca del lenguaje ensamblador, tomando como base el procesador 80286.
- Que el estudiante adquiera conocimientos suficientes de procesadores de la línea CISC y RISC, comparando características para consolidar criterio.



### 3. Objetivos Específicos

- Que el estudiante conozca la ingeniería volcada sobre la arquitectura de los microcomputadores INTEL y que ha sido la causa que les ha brindado tanto éxito.
- Que el estudiante conozca los principales procedimientos de manejo y administración de buses, memoria, interrupciones, transmisores de datos, etc.
- Que el estudiante conozca y domine el lenguaje ensamblador, de tal forma que apoyado con los puertos de salida aplique sus conocimientos a un proyecto final de interlazamiento.

### 4. Metodología

- Cuatro períodos de clases magistrales distribuidos en dos días a la semana, más una clase guiada de índole práctica una vez por semana con una duración de dos periodos. Tanto en la clase magistral como en la guiada de índole práctica, se verificarán las siguientes dinámicas.
- Trabajos de investigación recibidos y discutidos en clase.
- Ejercicios a desarrollar tanto individual como en grupo.
- Motivación a la participación en clase a través de puntos ganados y acumulados a zona. Demostraciones tipo prácticas guiadas por el catedrático, sobre computadores de tipo industrial, o consolidaciones prácticas de conocimiento adquiridos para PC comerciales.

### 5. Evaluación del rendimiento académico

Según el Reglamento General de Evaluación y Promoción del Estudiante de la Universidad de San Carlos de Guatemala, la zona tiene un valor de 75 puntos, la nota mínima de promoción es de 61 puntos y la zona mínima para optar a examen final es de 36 puntos.

De acuerdo con el Normativo de Evaluación y Promoción del estudiante de pregrado de la Facultad de Ingeniería, se procederá así:

<b>Instrumento de Evaluación</b>	<b>Ponderación (Puntos)</b>
(3) Exámenes parciales	45
Tareas, cortos e investigación	4
Laboratorio	26
Total de zona	75
Evaluación final	25
Nota Final	100



## 6. Contenido del curso

### UNIDAD No. 1: "ARQUITECTURA DE LOS CPU'S INTEL X86 AL PENTIUM II"

- El CPU básico, arquitectura Von Neumann, línea CISC
- Buses genéricos
- Ciclos de trabajo de un CPU
- Administración de memoria lineal
- Historia de los CPU INTEL (tarea de estudio, capítulo 1 libro de texto)
- Arquitectura de los CPU INTEL, específicamente el 286 de INTEL, unidades internas, tamaño de buses, colas de búsqueda y de decodificación, aparición de los 2 modos de direccionamiento de INTEL: modo real y modo protegido
- Banderas de los CPU INTEL, utilización concatenación con software, tipos de banderas: simples y compuestas (carry, zero, parity, etc) (above, below, greater than, less than, etc)
- Importancia del ALU Y REGISTRO BANDERAS JUNTOS, en la implementación de rombos de decisión.
- Organización de los registros en los CPU INTEL
- Modo de administración por segmentación o modo real
- Modos de direccionamiento: Técnica de clasificación de software no convencional, utilísima para cualificar una tarea sin conocer al CPU a detalle.

Esta unidad comprende los capítulos No. 1,2,3 del libro de texto y notas de aula Esta unidad es evaluada en el Primer Examen Parcial

### UNIDAD No. 2: "PROGRAMACIÓN A BAJO NIVEL EN LOS CPU INTEL"

- Instrucciones de movimiento de información de memoria-memoria, memoria-CPU, CPU-memoria, CPU-puertos y viceversa. En plataformas de 8,16 o 32 bits.
- Instrucciones aritméticas y lógicas.
- Instrucciones de salto condicionado y no condicionado. Y los tipos de saltos: Condicionados, No condicionados, Relativos, No relativos, y las banderas involucradas, tanto las simples como las compuestas.
- Instrucciones de entrada y salida a puertos
- Ejercicios de programación a bajo nivel. Con memoria como: ordenamientos, sumas de números grandes de 64 bits almacenados en memoria, entrada y salida de información a puertos, etc.
- Instrucciones de Corrimiento y rotación. Se hace énfasis en que ellas pueden dividir y multiplicar, pero con mucho menos tiempo de ocupación del CPU que una de división o multiplicación sin punto flotante.
- Retardos por software. Ejercicios de Aplicación

Esta unidad comprende los capítulos No. 4,5,6 del libro de texto y notas de aula Esta unidad es evaluada en el Segundo Examen Parcial



---

### UNIDAD No. 3: "INTERRUPCIONES Y TRANSMISIÓN SERIAL"

- Técnicas de atención a puertos por parte del CPU: o POLLING o INTERRUPCIÓN POR SOFTWARE o INTERRUPCIÓN POR HARDWARE NO ENMASCARABLE o INTERRUPCIÓN POR HARDWARE ENMASCARABLE
- Tipos de transmisión serial, asíncrona y síncrona, y las conexiones pertinentes, ej: ETHERNET, I2C, SPI, etc. son síncronas, la USB, COM, BLUETOOTH asíncronas.

Esta unidad comprende los capítulos No.7,11,12 del libro de texto y notas de aula Esta unidad es evaluada en el Tercer Examen Parcial

### UNIDAD No. 4: "MODO PROTEGIDO"

- Selectores
- Descriptores
- Memoria Virtual
- Ejercicios

Esta unidad comprende el capítulo No. 1 del libro de texto y notas de aula Esta unida es evaluada en el Examen Final, junto a la demás información

## 8. Bibliografía

Libro de texto:

Brey, Barry B. Microprocesadores Intel 8086/8088, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro Processor, Pentium II, Pentium III, and Pentium 4 Arquitectura, Programación e Interfaz. Pearson Prentice Hall. Séptima Edición.